Mikrokontwolè 32-bit SPC5605BK0VLL6 – MCU BOLERO 1M Fil Cu
♠ Deskripsyon pwodwi a
| Atribi pwodwi | Valè Atribi |
| Manifakti: | NXP |
| Kategori pwodwi: | Mikrokontwolè 32-bit - MCU |
| RoHS: | Detay |
| Seri: | MPC5605B |
| Stil montaj: | SMD/SMT |
| Pakè / Ka: | LQFP-100 |
| Nwayo: | e200z0 |
| Gwosè memwa pwogram: | 768 kB |
| Gwosè RAM Done: | 64 kB |
| Lajè Bis Done: | 32 bit |
| Rezolisyon ADC: | 10 bit, 12 bit |
| Frekans Maksimòm Revèy: | 64 MHz |
| Kantite Antre/Sòti: | 77 Antre/Sòti |
| Vòltaj Alimantasyon - Min: | 3 V |
| Vòltaj Alimantasyon - Maksimòm: | 5.5 V |
| Tanperati Minimòm pou Fonksyònman: | - 40 degre Sèlsiyis |
| Tanperati maksimòm pou opere: | + 105 C |
| Kalifikasyon: | AEC-Q100 |
| Anbalaj: | Plato |
| Mak: | NXP Semiconductors |
| Kalite RAM Done: | SRAM |
| Kalite Entèfas: | KA, I2C, LIN, SPI |
| Sansib a imidite: | Wi |
| Seri Procesè: | MPC560xB |
| Pwodwi: | MCU |
| Kalite pwodwi: | Mikrokontwolè 32-bit - MCU |
| Kalite memwa pwogram: | Flash |
| Kantite pake faktori: | 90 |
| Sou-kategori: | Mikrokontwolè - MCU |
| Kontwolè siveyans: | Kontwolè siveyans |
| Nimewo Pati Alyas: | 935325828557 |
| Pwa inite: | 0.024170 ons |
♠Fich Done Mikrokontwolè MPC5607B
Fanmi mikrokontwolè sistèm-sou-chip (SoC) 32-bit sa a se dènye reyalizasyon nan kontwolè aplikasyon otomobil entegre yo. Li fè pati yon fanmi pwodwi otomobil k ap agrandi ki fèt pou adrese pwochen vag aplikasyon elektwonik karosri nan machin nan.
Nwayo processeur lame e200z0h avanse e ekonomik fanmi kontwolè otomobil sa a konfòm ak teknoloji Power Architecture epi li sèlman aplike APU (Auxiliary Processor Unit) VLE (variable-length coding), sa ki bay yon dansite kòd amelyore. Li opere a vitès jiska 64 MHz epi li ofri yon pwosesis pèfòmans segondè optimize pou konsomasyon enèji ki ba. Li pwofite enfrastrikti devlopman ki disponib nan aparèy Power Architecture aktyèl yo epi li sipòte pa chofè lojisyèl, sistèm operasyon ak kòd konfigirasyon pou ede ak aplikasyon itilizatè yo.
• Pwoblèm inik, konplèks nwayo CPU 32-bit (e200z0h)
— Konfòm ak kategori entegre teknoloji Power Architecture® la
— Yon seri enstriksyon amelyore ki pèmèt kodaj longè varyab (VLE) pou rediksyon anprint gwosè kòd la. Avèk kodaj opsyonèl enstriksyon melanje 16-bit ak 32-bit yo, li posib pou reyalize yon rediksyon enpòtan anprint gwosè kòd la.
• Jiska 1.5 MB memwa flash kòd entegre ak kontwolè memwa flash la sipòte
• 64 (4 × 16) KB memwa flash done sou chip ak ECC
• Jiska 96 KB SRAM entegre
• Inite pwoteksyon memwa (MPU) ak 8 deskriptè rejyon ak granularite rejyon 32-okte sou sèten manm fanmi an (Gade Tablo 1 pou plis detay.)
• Kontwolè entèripsyon (INTC) ki kapab jere 204 sous entèripsyon priyorite seleksyonab
• Bouk faz bloke ak modilasyon frekans (FMPLL)
• Achitekti switch Crossbar pou aksè similtane nan periferik, Flash, oswa RAM soti nan plizyè mèt bus
• Kontwolè eDMA 16 kanal ak plizyè sous demann transfè lè l sèvi avèk miltipleksè DMA
• Modil asistans demaraj (BAM) sipòte pwogramasyon Flash entèn atravè yon lyen seri (CAN oswa SCI)
• Timer sipòte chanèl I/O ki bay yon seri fonksyon kaptire antre 16-bit, konparezon sòti, ak modilasyon lajè pulsasyon (eMIOS)
• 2 konvètisè analòg-a-dijital (ADC): youn 10-bit ak youn 12-bit
• Inite Deklanchman Kwa pou pèmèt senkronizasyon konvèsyon ADC yo ak yon evènman revèy ki soti nan eMIOS la oswa PIT la
• Jiska 6 modil entèfas periferik seri (DSPI)
• Jiska 10 modil entèfas kominikasyon seri (LINFlex)
• Jiska 6 modil CAN konplè amelyore (FlexCAN) ak tampon konfigirab
• 1 modil koòdone sikwi entè-entegre (I2C)
• Jiska 149 broch konfigirab pou tout itilizasyon ki sipòte operasyon antre ak sòti (selon pake a)
• Kontè an tan reyèl (RTC)
• Sous revèy ki soti nan yon osilateur entèn 128 kHz oswa 16 MHz ki sipòte reveye otonòm ak yon rezolisyon 1 ms ak yon delè maksimòm de 2 segonn
• Sipò opsyonèl pou RTC ak sous revèy ki soti nan yon osilatè kristal ekstèn 32 kHz, ki sipòte reveye ak yon rezolisyon 1 segonn ak yon delè maksimòm 1 èdtan
• Jiska 8 revèy entèripsyon peryodik (PIT) ak rezolisyon kontè 32-bit
• Entèfas devlopman Nexus (NDI) dapre IEEE-ISTO 5001-2003 Klas De Plis
• Tès eskanè limit aparèy/kat sipòte pa Joint Test Action Group (JTAG) nan IEEE (IEEE 1149.1)
• Regilatè vòltaj sou chip (VREG) pou regilasyon ekipman pou antre pou tout nivo entèn yo
