LCMXO640C-4TN144C FPGA – Sistèm Ranje Pòtay Pwogramasyon sou Plas 640 LUTS 113 Antre/Sòti
♠ Deskripsyon pwodwi a
| Atribi pwodwi | Valè Atribi |
| Manifakti: | Treyi |
| Kategori pwodwi: | FPGA - Sistèm Pwogramasyon Pòtay sou Tèren |
| RoHS: | Detay |
| Seri: | LCMXO640C |
| Kantite Eleman Lojik: | 640 LE |
| Kantite Antre/Sòti: | 113 Antre/Sòti |
| Vòltaj Alimantasyon - Min: | 1.71 V |
| Vòltaj Alimantasyon - Maksimòm: | 3.465 V |
| Tanperati Minimòm pou Fonksyònman: | 0 C |
| Tanperati maksimòm pou opere: | + 85 C |
| To Done: | - |
| Kantite Transceiver: | - |
| Stil montaj: | SMD/SMT |
| Pakè/Ka: | TQFP-144 |
| Anbalaj: | Plato |
| Mak: | Treyi |
| RAM distribye: | 6.1 kbit |
| Wotè: | 1.4 milimèt |
| Longè: | 20 milimèt |
| Frekans Operasyon Maksimòm: | 550 MHz |
| Sansib a imidite: | Wi |
| Kantite Blòk Tablo Lojik - LAB: | 80 LABORATWA |
| Kouran ekipman pou fonksyònman: | 17 mA |
| Vòltaj Alimantasyon Operasyonèl: | 1.8 V/2.5 V/3.3 V |
| Kalite pwodwi: | FPGA - Sistèm Pwogramasyon Pòtay sou Tèren |
| Kantite pake faktori: | 60 |
| Sou-kategori: | Sikwi Lojik Pwogramasyon |
| Memwa Total: | 6.1 kbit |
| Lajè: | 20 milimèt |
| Pwa inite: | 1.319 gram |
Ki pa volatil, rekonfigurab san limit
• Limen imedyatman – li limen nan kèk mikwosegond
• Yon sèl chip, pa bezwen memwa konfigirasyon ekstèn
• Ekselan sekirite konsepsyon, pa gen okenn kouran bit pou entèsepte
• Rekonfigire lojik ki baze sou SRAM an milisgond
• SRAM ak memwa ki pa volatil pwogramab atravè pò JTAG
• Sipòte pwogramasyon an background nan memwa ki pa volatil
Mòd Dòmi
• Pèmèt jiska 100 fwa rediksyon kouran estatik
Rekonfigirasyon TransFR™ (TFR)
• Mizajou lojik sou teren pandan sistèm nan ap fonksyone
Segondè I/O nan Dansite Lojik
• 256 a 2280 LUT4
• 73 a 271 I/O ak anpil opsyon pake
• Migrasyon dansite sipòte
• Anbalaj san plon/konfòm ak RoHS
Memwa entegre ak distribye
• Jiska 27.6 Kbits sysMEM™ RAM blòk entegre
• Jiska 7.7 Kbits RAM distribye
• Lojik kontwòl FIFO dedye
Tanpon Antre/Sòti Fleksib
• Tanpwen sistèm sysIO™ pwogramab la sipòte yon pakèt interfaces:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, LVPECL, RSDS
sysCLOCK™ PLL yo
• Jiska de PLL analòg pou chak aparèy
• Miltiplikasyon, divizyon, ak chanjman faz revèy
Sipò Nivo Sistèm
• Eskanè limit estanda IEEE 1149.1
• Osilateur entegre
• Aparèy yo fonksyone ak yon ekipman pou pouvwa 3.3V, 2.5V, 1.8V oswa 1.2V
• Pwogramasyon nan sistèm ki konfòm ak IEEE 1532
