LCMXO2-4000HC-4TG144C Jaden Programmable Gate Array 4320 LUTs 115 IO 3.3V 4 Spd
♠ Deskripsyon pwodwi
| Atribi pwodwi | Valè atribi |
| Manifakti: | Lasi |
| Kategori pwodwi: | FPGA la vle di Field Programmable Gate Array |
| RoHS: | Detay yo |
| Seri: | LCMXO2 |
| Kantite eleman lojik: | 4320 LE |
| Kantite I/O: | 114 I/O |
| Voltage ekipman pou - Min: | 2.375 V |
| Voltage ekipman pou - Max: | 3.6 V |
| Tanperati Minimòm Fonksyònman: | 0 C |
| Maksimòm Tanperati Fonksyònman: | + 85 C |
| Pousantaj done: | - |
| Kantite transceiver: | - |
| Style monte: | SMD/SMT |
| Pake / Ka: | TQFP-144 |
| Anbalaj: | Plato |
| Mak: | Lasi |
| Distribiye RAM: | 34 kbit |
| Blòk entegre RAM - EBR: | 92 kbit |
| Maksimòm frekans operasyon: | 269 MHz |
| Sansib imidite: | Wi |
| Kantite blòk etalaj lojik - LAB: | 540 LAB |
| Aktyèl Pwovizyon pou Fonksyone: | 8.45 mA |
| Fonksyone Voltage Pwovizyon pou: | 2.5 V/3.3 V |
| Kalite pwodwi: | FPGA la vle di Field Programmable Gate Array |
| Kantite pake faktori: | 60 |
| Sou-kategori: | IC lojik pwogramasyon |
| Memwa total: | 222 kbit |
| Non komès: | MachXO2 |
| Pwa inite: | 0.046530 oz |
1. Achitekti lojik fleksib
Sis aparèy ki gen 256 a 6864 LUT4 ak 18 a 334I/O
2. Ultra Low Power Aparèy
Pwosesis avanse 65 nm ki ba pouvwa
Osi ba ke 22 μW pouvwa sibstiti
I/O diferans ki ba balanse pwogramasyon
Mòd Stand-by ak lòt opsyon ekonomize enèji
3. memwa entegre ak distribye
Jiska 240 kbit sysMEM™ Embedded Block RAM
Jiska 54 kbit RAM distribye
Lojik kontwòl FIFO dedye
4. On-Chip Itilizatè Flash memwa
Jiska 256 kbit memwa Flash itilizatè
100,000 sik ekri
Aksesib atravè WISHBONE, SPI, I2C ak JTAGinterfaces
Èske yo ka itilize kòm pwosesè mou PROM oswa kòm Flashmemwa
5. Pre-Engineered Sous SynchroneI/O
DDR anrejistre nan selil I/O
Lojik angrenaj dedye
7:1 Gearing pou Display I/O
Jenerik DDR, DDRX2, DDRX4
Dedye memwa DDR/DDR2/LPDDR ak DQSsipò
6. pèfòmans anwo nan syèl la, fleksib I/O tanpon
Tanpon sysI/O™ pwogramab sipòte lajèseri entèfas:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Otobis-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY imite
Antre deklanche Schmitt, jiska 0.5 V isterèz
I/O sipòte socketing cho
Revokasyon diferans sou chip
Mòd rale-up oswa rale-desann pwogramab
7. Fleksib On-Chip Clocking
Uit revèy prensipal yo
Jiska de revèy kwen pou I/O gwo vitèsinterfaces (bò anwo ak anba sèlman)
Jiska de PLL analòg pou chak aparèy ak fraksyon-nsentèz frekans
Laj ranje frekans antre (7 MHz rive 400MHz)
8. Ki pa temèt, Enfiniman Reconfigurable
Instant-on - pouvwa moute nan mikrosgond
Yon sèl-chip, solisyon an sekirite
Pwogramasyon atravè JTAG, SPI oswa I2C
Sipòte pwogramasyon background nan ki pa temètmemwa
Opsyonèl bòt doub ak memwa ekstèn SPI
9. TransFR™ Rekonfigurasyon
Mizajou lojik nan jaden pandan sistèm opere
10. Sipò Nivo Sistèm Amelyore
Fonksyon fè tèt di sou chip: SPI, I2C,revèy/kontan
Osilator sou chip ak 5.5% presizyon
Inik TraceID pou swiv sistèm
Mòd yon sèl fwa pwogramasyon (OTP).
Yon sèl ekipman pou pouvwa ak opere pwolonjeranje
IEEE Standard 1149.1 fwontyè eskanè
Pwogramasyon nan sistèm IEEE 1532 ki konfòm
11. Broad Range of Package Options
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Opsyon pakè fpBGA, QFN
Opsyon pake ti anprint
Osi piti ke 2.5 mm x 2.5 mm
Migrasyon dansite sipòte
Anbalaj avanse san alojene
