LCMXO2-4000HC-4TG144C Sistèm Ranje Pòtay Pwogramasyon sou Tèren 4320 LUT 115 IO 3.3V 4 Vitès
♠ Deskripsyon pwodwi a
| Atribi pwodwi | Valè Atribi |
| Manifakti: | Treyi |
| Kategori pwodwi: | FPGA - Sistèm Pwogramasyon Pòtay sou Tèren |
| RoHS: | Detay |
| Seri: | LCMXO2 |
| Kantite Eleman Lojik: | 4320 LE |
| Kantite Antre/Sòti: | 114 Antre/Sòti |
| Vòltaj Alimantasyon - Min: | 2.375 V |
| Vòltaj Alimantasyon - Maksimòm: | 3.6 V |
| Tanperati Minimòm pou Fonksyònman: | 0 C |
| Tanperati maksimòm pou opere: | + 85 C |
| To Done: | - |
| Kantite Transceiver: | - |
| Stil montaj: | SMD/SMT |
| Pakè / Ka: | TQFP-144 |
| Anbalaj: | Plato |
| Mak: | Treyi |
| RAM distribye: | 34 kbit |
| RAM blòk entegre - EBR: | 92 kbit |
| Frekans Operasyon Maksimòm: | 269 MHz |
| Sansib a imidite: | Wi |
| Kantite Blòk Tablo Lojik - LAB: | 540 LABORATWA |
| Kouran ekipman pou fonksyònman: | 8.45 mA |
| Vòltaj Alimantasyon Operasyonèl: | 2.5 V/3.3 V |
| Kalite pwodwi: | FPGA - Sistèm Pwogramasyon Pòtay sou Tèren |
| Kantite pake faktori: | 60 |
| Sou-kategori: | Sikwi Lojik Pwogramasyon |
| Memwa Total: | 222 kbit |
| Non komèsyal: | MachXO2 |
| Pwa inite: | 0.046530 ons |
1. Achitekti Lojik Fleksib
Sis aparèy ak 256 a 6864 LUT4 ak 18 a 334Antre/Sòti
2. Aparèy ki konsome anpil mwens enèji
Pwosesis avanse 65 nm ki ba pouvwa
Jiska 22 μW pouvwa an sibstiti
Antre/Sòti diferansyèl ba pwogramasyon
Mòd sibstiti ak lòt opsyon ekonomize enèji
3. Memwa entegre ak distribye
Jiska 240 kbits sysMEM™ RAM blòk entegre
Jiska 54 kbit RAM distribye
Lojik kontwòl FIFO dedye
4. Memwa Flash Itilizatè Sou Chip la
Jiska 256 kbit memwa flash itilizatè
100,000 sik ekriti
Aksesib atravè WISHBONE, SPI, I2C ak JTAGentèfas
Ka itilize kòm yon PROM processeur mou oswa kòm Flashmemwa
5. Sous senkronize pre-enjenyèAntre/Sòti
Rejis DDR nan selil I/O yo
Lojik angrenaj dedye
Angrenaj 7:1 pou Antre/Sòti Ekspozisyon
DDR jenerik, DDRX2, DDRX4
Memwa DDR/DDR2/LPDDR dedye ak DQSsipò
6. Segondè pèfòmans, memwa tanpon I/O fleksib
Sipò memwa tanpon sysI/O™ pwogramab lajseri entèfas:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY emule
Antre deklanchman Schmitt, jiska 0.5 V isterèz
Sipò pou antre/sorti (I/O) ak socket cho (hot socketing)
Tèminasyon diferansyèl sou chip la
Mòd rale-anwo oswa rale-desann pwogramab
7. Fleksibilite sou chip revèy
Uit revèy prensipal
Jiska de revèy kwen pou antre/soti gwo vitèskoòdone (sèlman sou bò anwo ak anba)
Jiska de PLL analòg pou chak aparèy ak fraksyon-nsentèz frekans
Gwo ranje frekans antre (7 MHz rive 400MHz)
8. Ki pa volatil, rekonfigurab san limit
Limen imedyatman – li limen nan mikwosegond
Solisyon an sekirite ak yon sèl chip
Pwogramasyon atravè JTAG, SPI oswa I2C
Sipòte pwogramasyon background nan done ki pa volatilmemwa
Demaraj doub opsyonèl ak memwa SPI ekstèn
9. Rekonfigirasyon TransFR™
Mizajou lojik sou teren an pandan sistèm nan ap fonksyone
10. Sipò Nivo Sistèm Amelyore
Fonksyon ranfòse sou chip la: SPI, I2C,revèy/kontè
Osilateur sou chip ak yon presizyon 5.5%
ID tras inik pou swiv sistèm nan
Mòd Pwogramasyon Yon Sèl Fwa (OTP)
Yon sèl ekipman pou pouvwa ak fonksyònman pwolonjeranje
Eskanè limit IEEE estanda 1149.1
Pwogramasyon nan sistèm ki konfòm ak IEEE 1532
11. Gwo varyete opsyon pakè
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Opsyon pake fpBGA, QFN
Opsyon pake ki gen ti anprint
Ti tankou 2.5 mm x 2.5 mm
Migrasyon dansite sipòte
Anbalaj avanse san alojèn
