LCMXO1200C-3TN144I FPGA – Jaden Programmable Gate Array 1200 LUTs 113 IO 1.8 /2.5/3.3V -3 Spd I
♠ Deskripsyon pwodwi
| Atribi pwodwi | Valè atribi |
| Manifakti: | Lasi |
| Kategori pwodwi: | FPGA la vle di Field Programmable Gate Array |
| RoHS: | Detay yo |
| Seri: | LCMXO1200C |
| Kantite eleman lojik: | 1200 LE |
| Kantite I/O: | 113 I/O |
| Voltage ekipman pou - Min: | 1.71 V |
| Voltage ekipman pou - Max: | 3.465 V |
| Tanperati Minimòm Fonksyònman: | - 40 C |
| Maksimòm Tanperati Fonksyònman: | + 100 C |
| Pousantaj done: | - |
| Kantite transceiver: | - |
| Style monte: | SMD/SMT |
| Pake/Ka: | TQFP-144 |
| Anbalaj: | Plato |
| Mak: | Lasi |
| Distribiye RAM: | 6.4 kbit |
| Blòk entegre RAM - EBR: | 9.2 kbit |
| Wotè: | 1.4 mm |
| Longè: | 20 mm |
| Maksimòm frekans operasyon: | 500 MHz |
| Sansib imidite: | Wi |
| Kantite blòk etalaj lojik - LAB: | 150 LAB |
| Aktyèl Pwovizyon pou Fonksyone: | 21 mA |
| Fonksyone Voltage Pwovizyon pou: | 1.8 V/2.5 V/3.3 V |
| Kalite pwodwi: | FPGA la vle di Field Programmable Gate Array |
| Kantite pake faktori: | 60 |
| Sou-kategori: | IC lojik pwogramasyon |
| Memwa total: | 15.6 kbit |
| Lajè: | 20 mm |
| Pwa inite: | 1.319 g |
Ki pa temèt, Enfiniman Reconfigurable
• Instant-on - pouvwa moute nan mikrosgond
• Single chip, pa gen okenn memwa konfigirasyon ekstèn obligatwa
• Sekirite konsepsyon ekselan, pa gen okenn kouran ti jan entèsepte
• Rekonfigirasyon lojik ki baze sou SRAM an milisgond
• SRAM ak memwa ki pa temèt pwogramasyon atravè pò JTAG
• Sipòte pwogramasyon background nan memwa ki pa temèt
Mòd dòmi
• Pèmèt jiska 100x rediksyon aktyèl estatik
Rekonfigurasyon TransFR™ (TFR)
• Aktyalizasyon lojik nan jaden pandan sistèm opere
Segondè I/O nan dansite lojik
• 256 a 2280 LUT4s
• 73 a 271 I/O ak opsyon pake vaste
• Migrasyon dansite sipòte
• Anbalaj san plon/konfòme RoHS
Memwa entegre ak distribye
• Jiska 27.6 Kbits sysMEM™ Embedded Block RAM
• Jiska 7.7 Kbits RAM distribye
• Dedye lojik kontwòl FIFO
Tanpon I/O fleksib
• Tanpon sysIO™ pwogramab sipòte yon pakèt entèfas:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Otobis-LVDS, LVPECL, RSDS
sysCLOCK™ PLL yo
• Jiska de PLL analòg pou chak aparèy
• Revèy miltipliye, divize, ak chanjman faz
Sipò Nivo Sistèm
• IEEE Standard 1149.1 Boundary Scan
• Abò osilator
• Aparèy yo opere ak 3.3V, 2.5V, 1.8V oswa 1.2V ekipman pou pouvwa
• IEEE 1532 ki konfòm nan pwogramasyon nan sistèm
